/* SPDX-License-Identifier: MIT */
/*
 * Copyright © 2024 Intel Corporation
 */

#ifndef _XE_GT_STATS_TYPES_H_
#define _XE_GT_STATS_TYPES_H_

enum xe_gt_stats_id {
	XE_GT_STATS_ID_SVM_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_TLB_INVAL,
	XE_GT_STATS_ID_SVM_TLB_INVAL_COUNT,
	XE_GT_STATS_ID_SVM_TLB_INVAL_US,
	XE_GT_STATS_ID_VMA_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_VMA_PAGEFAULT_KB,
	XE_GT_STATS_ID_SVM_4K_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_SVM_64K_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_SVM_2M_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_SVM_4K_VALID_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_SVM_64K_VALID_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_SVM_2M_VALID_PAGEFAULT_COUNT,
	XE_GT_STATS_ID_SVM_4K_PAGEFAULT_US,
	XE_GT_STATS_ID_SVM_64K_PAGEFAULT_US,
	XE_GT_STATS_ID_SVM_2M_PAGEFAULT_US,
	XE_GT_STATS_ID_SVM_4K_MIGRATE_COUNT,
	XE_GT_STATS_ID_SVM_64K_MIGRATE_COUNT,
	XE_GT_STATS_ID_SVM_2M_MIGRATE_COUNT,
	XE_GT_STATS_ID_SVM_4K_MIGRATE_US,
	XE_GT_STATS_ID_SVM_64K_MIGRATE_US,
	XE_GT_STATS_ID_SVM_2M_MIGRATE_US,
	XE_GT_STATS_ID_SVM_DEVICE_COPY_US,
	XE_GT_STATS_ID_SVM_4K_DEVICE_COPY_US,
	XE_GT_STATS_ID_SVM_64K_DEVICE_COPY_US,
	XE_GT_STATS_ID_SVM_2M_DEVICE_COPY_US,
	XE_GT_STATS_ID_SVM_CPU_COPY_US,
	XE_GT_STATS_ID_SVM_4K_CPU_COPY_US,
	XE_GT_STATS_ID_SVM_64K_CPU_COPY_US,
	XE_GT_STATS_ID_SVM_2M_CPU_COPY_US,
	XE_GT_STATS_ID_SVM_DEVICE_COPY_KB,
	XE_GT_STATS_ID_SVM_CPU_COPY_KB,
	XE_GT_STATS_ID_SVM_4K_GET_PAGES_US,
	XE_GT_STATS_ID_SVM_64K_GET_PAGES_US,
	XE_GT_STATS_ID_SVM_2M_GET_PAGES_US,
	XE_GT_STATS_ID_SVM_4K_BIND_US,
	XE_GT_STATS_ID_SVM_64K_BIND_US,
	XE_GT_STATS_ID_SVM_2M_BIND_US,
	/* must be the last entry */
	__XE_GT_STATS_NUM_IDS,
};

#endif
